PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-030470

(43) Date of publication of application: 08.02.1991

(51)Int.Cl.

H01L 27/092 H01L 29/784

(21)Application number : 01-163815

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

28.06.1989


(72)Inventor: TAKAGI SHINICHI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To restrain the diffusion of impurity from a gate electrode and hot carriers from deteriorating so as to obtain a complementary FET device stable and excellent in electrical properties by a method wherein the thickness of the gate insulating film of a second conductivity type FET is all or partially formed of an insulating film which contains semiconductor and nitrogen.

CONSTITUTION: A surface type first conductivity type FET and a second conductivity tape FET, which are provided with gate electrodes 8 and 13 formed on a semiconductor substrate 1 through the intermediary of gate insulating films 7 and 12 respectively, are formed on the same semiconductor substrate 1 to constitute a semiconductor device, where the gate insulating film 7 of the first conductivity type FET is formed of a semiconductor oxide film and the thickness of the insulating films 7 and 12 of the second conductivity type FET is wholly or partially



formed of an insulating film 12 which contains semiconductor and nitrogen. For instance, a gate electrode 13 is formed on the channel region of a P channel FET through the intermediary of an insulating layer of a two-layered structure composed of a silicon oxide film 7 and a silicon nitride film 12 formed thereon, and the gate electrode 13 concerned is formed of P-type impurity highly concentrated poly-silicon.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

·19日本国特許庁(JP)

① 特許出願公開

◎公開特許公報(A)√ 平3-30470

@Int.Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)2月8日

H 01 L 27/092 29/784

7735-5F 8422-5F 01 L 27/08

3 2 1 D 3 0 1 G

審査請求 未請求 請求項の数 2 (全8頁)

会発明の名称 半導体装置

②特 顧 平1-163815

②出 頤 平1(1989)6月28日

⑩発 明 者 高 木 信 一 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

创出 題 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 三好 秀和 外1名

明 粗 音

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 半導体基板上にゲート絶縁膜を介して形成されたゲート電極を備えた表面型の第1導電型及び第2導電型FET(電界効果トランジスタ)が同一半導体基板上に形成されてなる半導体装置において、

前記第1導電型FETのゲート絶縁膜は、半導体酸化膜からなり、

前記第2導電型FETのゲート総縁膜は、その膜厚の一部あるいは全部が半導体と窒素を含む絶縁膜からなることを特徴とする半導体装置。

(2) 前記絶縁膜はシリコン窒化膜あるいはシリコン・オキシナイトライド膜であることを特徴とする請求項1記載の半導体装置。

.3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、相補型として機能するように接続されたNチャネルFETとPチャネルFETの ゲート絶縁勝をそれぞれ異なる性質の絶縁機で形成した半線体装置に関する。

(従来の技術)

そこで、CMOS半導体装置の微細化を図るためには、Nチャネル及びPチャネルの両FETを

ともに、表面型とするCMOS構造が有効となる。 このような構造は、ゲート電極として、Nチャ ネルFETでは高濃度にN型の不能物がドープさ れたポリシリコン、PチャネルFETでは高濃度 にP型の不能物がドープされたポリシリコンを川 いることで実現することが可能となる。

このような構造において、ゲート絶縁膜がシリコン酸化膜で形成されている場合には、Pチャネルのゲート電極をなすポリシリコンにドープされたポロンが、シリコン酸化膜を容易に拡散する。このため、チャネル領域における不純物濃度の変化によるしきい値制御の不安定性や、ゲート電極の空乏化を引き起こしていた。

そこで、PチャネルFETのゲート電極からのボロンの拡散を抑制するためには、ゲート総操院であるシリコン酸化膜とゲート電極であるポリシリコンの間に、シリコン窒化膜あるいはシリコン・オキシナイトライド膜 (シリコン窒化酸化腺)を抑入することが有効である。

このシリコン窒化膜やシリコン・オキシナイト

電気的特性の変動や劣化を引き起し、信頼性の低下を招いていた。

一方、ボロンの拡散を抑制するために、ゲート 絶鞣膜の悪原の一部あるいは全部をシリコンを化 膜あるいはシリコン・オキシナイトライド膜で形成した場合には、NチャネルFETにおいてホットキャリアの劣化を引き起し易かった。このため、 ゲート絶鞣膜で形成した場合であっても、電気的特性の変動や劣化を招き、信頼性を 低下させていた。

このように、いずれにあってもPチャネルFETにおけるゲート危極からの不純物の拡放と、NチャネルFETにおけるホットキャリアの劣化を抑制することができなかった。

そこで、この発明は、上記に鑑みてなされたものであり、その目的とするところは、ゲート電極からの不能物の拡散及びホットキャリアの劣化を抑制して、安定して良好な電気的特性を得ることができる相補型のFETからなる半導体装置を提供することにある。

ライド膜は、その膜中に多数の電子トラップが存在している。このため、上記の絶縁がゲート絶縁的中に含まれる場合に、NチャネルFETでは、シリコン・絶縁界面近傍に多数存在するのおり、トロンをではなった。 したがって、上り生成されて、ホットキャリアの労にはなる。 したがって、近の中ではなる。 チャネル電流の中で、から、チャル電流ので、たり、のののではないた。

(免明が解決しようとする課題)

以上説明したように、従来の表面型における CMOS構造の半導体装置にあっては、ゲート絶 経膜がNチャネルFETとPチャネルFETとで 共通であった。このため、ゲート絶縁をシリコ ン酸化膜で形成した場合は、PチャネルFETの ゲート電極を形成するポリシリコンにドープされ た不純物のポロンが、ゲート電極からこれにより、 化膜を介して容易に拡散されていた。これにより、

[発明の構成]

(課題を解決するための手段)

上記目的を達成するために、半導体拡板上にゲート絶縁度を介して形成されたゲート電極を引 で表面型の第1導電型及び第2導電型ドET (電界効果トランジスタ)が、同一半導体基板上 に形成されてなる半導体装置において、この発生 は、前記第1等電型ドETのゲート絶縁度工のゲート 場体酸化腫からなり、前記第2等電型ドETのゲート 場体と窒素を含む絶縁膜からなることを要旨とする。

(作用)

上紀構造において、この発明は、第2線徴型FETにおける半導体と窒素を含むゲート絶縁膜により、第2線電型FETのゲート電極からの不轄物の拡散を阻止するようにしている。また、第1導電型FETにおける半導体酸化膜からなるゲート絶縁膜により、ホットキャリアの劣化を抑制するようにしている。

(実施例)

以下、図面を用いてこの発明の実施例を説明する。

第1図はこの発明の一実施例に係る半導体装置の構造を示す断面図である。第1図に示す断面図である。第1図に示す面図のPの一次が存在である。第4を提供である。第4を表現である。第5を表現である。

まず、第1図を参照して、この実施例の構造を 説明する。

第1図において、P型のシリコン基板1中には、その表層部にNチャネルFETの形成領域となる Pウェル2とPチャネルFETの形成領域となる Nウェル3が隣接して形成されている。それぞれ のウェル領域は、その周囲に素子分離領域となる フィールド酸化胰4が形成されている。

り、その周囲がシリコン後酸化膜 9 で被覆されている。

NチャネルFET及びPチャネルFETは、それぞれのソース領域5,10に電極配線14が形成されており、それぞれのドレイン領域6,11には、両領域を接続するように電極配線14が形成されている。また、両FETの表面には層間絶線15が形成されている。

次に、上述した構造の半導体装置の製造方法を、第2図(a)~(j)に示す製造工程断面図を参照して説明する。

まず、通常用いられるCMOS工程により、Pウェル2、Nウェル3を基板1中の表層部に隣接して形成する。その後、LOCOS技術によりそれぞれのウェル領域の周囲を囲むようにフィールド酸化胰4を形成し、素子分離を行なう(第2図(a))。

次に、両FETが形成される領域となるPウェル2及びNウェル3の表面を熱酸化して、ゲート 酸化酸となる50~100人程度の厚さのシリコ Pウェル2中には、その疫暦に所定の距離だけ離間してNチャネルFETのソース領域をドレイン領域をいる。これらのルン領域をおけれたアウェルをでは、シース中には、シース中には、シートでは、シートでは、シートでは、シートでは、シートでは、シートでは、アートには、アートには、アートには、アースにはは、アースにはは、アースにはは、アースには、アースには、アースには、アースには、アースには、アースには、アースには、アースには、アースにはは、アースには、アースにはは、アースに

Nウェル3中には、その表層部に所定の距離だけ難問してPチャネルFETのソース領域10のNが成されている。これたののNが成立れている。これたのでは、10を対しているチャネル領域11に使きれるチャネル領域をではない。なりのなる2層構造のゲート電域12からなる2層構造のゲート電域12からなるでであるないでは、P型のゲート電域13は、P型のなるがのではないる。このゲート電域13は、P型のな統物が高速度にドープされたポリシリスを検が高速度にドープされたポリシリスを検が高速度にドープされたポリシリスを検が高速度にドープを表層である。このゲート電域13リフルのな

ン酸化膜7を形成する(第2図(b))。

次に、CVD法によりシリコン窒化膜12を1 0~20人程度の厚さに堆積形成する。その後、 PチャネルFETの形成予定領域をレジスクとして ストとするのレジスをマスる N ウェルの アチャネルFETの形成予定領域となる N ウェルの アチャネルFETの形成予にのみシリコン窓化膜 1 2が残存するように、シリコン窓化膜 1 2の 部を上する。なお、この後によりわずかに を除去する。をしてもよい。(第2図(c))。

次に、全面にノンドープのポリシリコン膜16 をCVD法により2000~4000A程度の厚 さに堆積形成する。その後、堆積したポリシリコ ン膜16をレジストマスクを用いて両FETのゲート電極8、13となるようにパターニングする (第2図(d))。

(第2図(e))。

次いで、PチャネルFETの形成予定領域をレジスト17で被覆し、このレジスト17をマスクにして、グ型の不純物となるヒ素のイオン注入を30KeV程度の注入エネルギ、2×10 ^{1 5} cm² 程度のドーズ量で行なう。これにより、31出されているポリシリコン膜16の両側のPウェル2中にヒ素を導入して、NチャネルFETのソース領域5とドレイン領域6を接合深さが比較的複くなるように形成するともに、ポリシリコン膜16にヒ素を高濃度にドーピングしてNチャネルFETのゲート電極8を形成する(第2図(f))

次に、前工程のレジスト17を除去した後、NチャネルFETの形成予定領域をレジスト(図示せず)で被覆し、このレジストをマスクにして、N型の不能物を含むBF2(フッ化ポロン)のイオン注入を出来のイオン注入と同条件下で行なう。これにより、露出されているポリシリコン胰16の銅像のNウェル3中にポロンを導入して、Pチ

タクトする部分を深く形成する。これは、ソース 領域5、10及びドレイン領域6、11上に電極 配線14を形成した時に、電極配線14の重みで 比較的後く形成されたソース領域5、10及びド レイン領域6、11が破壊されて、コンタクトズ 良が生じないように、ソース領域5、10及びド レイン領域6、11に強度を持たせるようにする ための工程である(第2図(1))。

最後に、例えばアルミニウムを全面に堆積形成した後、このアルミニウムをパターニングして、コンタクト孔19に両FETのソース領域5、10の電極配線14を形成し、両FETのドレイン領域6、11を接続するように電極配線14を形成して、第1図に示す構造の半導体装置が完成する(第2図(j))。

このような製造方法によって形成される第1回に示す構造にあっては、NチャネルFETのゲート絶縁膜はシリコン酸化験?で形成されている。 このため、ゲート絶縁膜の膜原の一部あるいは全部をシリコン窒化膜やシリコン・オキシナイトラ + ネルFETのソース領域10とドレイン領域1 1を接合深さが比較的浅くなるように形成すると ともに、ポリシリコン14にポロンを高級度にド ーピングしてPチャネルFETのゲート電極13 を形成する(第2個(g))。

次に、前工程のレジストを除去した後、全面に 層間絶縁膜15となるシリコン酸化験をCVD法 により堆積形成する(第2図(h))。

イド膜等の窒素を含む絶縁膜で形成した場合に生じるキャリアの劣化は、NチャネルFETでは生じない。

また、PチャネルFETのゲート絶縁機には、 シリコン窒化膜12が含まれている。このため、 PチャネルFETのゲート電極13に導入された P型不能物のポロンは、その拡散がシリコン窒化 膜12によって阻止される。

一方、PチャネルFETでは、キャリアが正孔であるとともに、正孔の前突電離係数にで発力が高突地が高いたの間では、ホットな電子・正孔対の光生のがよりには、ホットな電子のからに、アチャネルFETでは、シリコン・酸化原子によりには、シリコン・酸化原子によれ、アチャネルFETでは、シリコン・酸化原子によりでは、アウェットな電子の量がしたがって、アチャネルFETに比べて大幅に抑制され、チャネルで低では、ホットを観に抑制され、チャネルで低でもい値の変動が生じることはない。

このように、上述した構造にあっては、ゲート

電極からの不純物の拡散やホットキャリアの劣化 が防止され、電気的特性の変動や劣化を抑制する ことができる。

次に、この発明の他の実施例を説明する。

第3図はこの発明の他の実施例に係る半導体装置の構造を示す断面図である。第3図に示すの作数とするところは、PチャネルFETのゲート絶縁としてシリコン・オキシオイトライド膜を用いたことにある。このは、対はに発達工程により実現することができ、以下、第4図に示す工程断面図を参照して説明する。

まず、第2図(a)及び同図(b)に示したと同様の工程を経た後、ノンドーブのポリシリカに対し、リン拡散を行なった後、NチャネルFETのゲート電極となりリントリカーに対けが残存する。その後、ポリシリカン膜16を酸化して、ポリシリコン膜16を酸化して、ポリシリコン膜16を酸化して、ポリシリコン膜16を酸化して、ポリシリコン膜16を酸化して、ポリシリコン酸にシリコン後酸化膜9を形成する(第4図

ングする。続いて、パターニングされたポリシリコン膜16の表面を熱酸化して、ポリシリコン膜16のמ出表面にシリコン後酸化膜9を形成する(第4図(d))。

次に、第2図(g)に示したと同様な工程により、ヒ素及びBF2のイオン注入により、PチャネルFETのソース領域10及びドレイン領域11とゲート危極13を形成する(第4図(e))。

次に、レジストとして機能するシリコン酸化膜 21を除去した後、第2図(f)に示したと同様 の工程により、NチャネルFETのソース領域5 及びドレイン領域6とゲート電極8を形成する。 次いで、第2図(h)及び同図(l)に示す工程 を経て、第3図に示す構造の袋匠が完成する。

このような構造にあっても、PチャネルFETのゲート格録度だけが、シリコン・ナイトライド膜を含む絶録膜で形成されているため、前述した実施例と同様の効果を得ることができる。

なお、この発明は上記実施例に限ることはなく PチャネルFETのゲート絶縁膜を、シリコン室 (a)).

次に、全面にレジストとして機能するシリコン 酸化腫21をCVD法により堆積形成した後、P チャネルFETの形成予定領域上のシリコン酸化 膜21を除去し、NチャネルFETの形成予定領 域をシリコン酸化膜21で被覆する(第4図(b)

次に PチャネルFETの形成予定領域におけるNウェル3の表面に50~100A程度の序ののシリコン酸化膜(図示せず)を形成する。その後、ランプアニール法によって950で程度の必要のアンモニア雰囲気中で60秒間アニールを行う。これにより、PチャネルFETのゲート絶縁膜としてシリコン・オキシナイトライド膜20を形成する(第

次に、全面にノンドープポリシリコン膜16を 堆積形成した後、このポリシリコン膜16をPチャネルFETのゲート電極となるようにパターニ

#1

化機だけの絶縁膜、あるいはシリコン酸化膜とその上にシリコン窒化膜を積層した2階膜の表別はシリコン酸化した3層構造の絶縁にあるいはシリコン酸化酸を窒化して形成された絶縁を窒化してそのの後酸化して形成とれた絶縁膜等であっても、同様の効果を得ることができる。

【発明の効果】

以上説明したように、この発明によれば、相能型として機能するように接続された第1導電型FETのゲート絶縁膜をそれぞれ異なる機質の絶縁膜で形成するようにしたので、電気的特性の不安定性や変動が抑制されて、安定した良好な素子特性が得られ、信頼性を大幅に向上させることができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例に係る半導体装置の構造断面図、第2図は第1図に示す装置の一製造方法を示す工程断面図、第3図はこの発明の他の実施例に係る半導体装置の構造断面図、第4図

は第3回に示す装置の一製造方法を示す工程断面 図である。

1…シリコン基板、2…Pウェル、

3···Nウェル、

5 ··· NチャネルFETのソース領域、

'6…NチャネルFETのドレイン領域、

ア…シリコン酸化膜、

8 ··· N チャネルFETのゲート電極、


10… Pチャネル F E T のソース 領域、

1 1 ··· P チャネルFETのドレイン領域、

12…シリコン窓化膜、


13… PチャネルFETのゲート電極、


20… シリコン・オキシナイトライド膜。




代理人有理士 三 好 秀 和


第 1 図









第 2 図




第 3 図





第4回



第4 四